華大HC32A460 系列介紹二

1.4 華大hc32a460 系列功能簡介
1.4.1 cpu
華大hc32a460 系列集成了新一代的嵌入式 arm® cortex®-m4 with fpu 32bit 精簡指令cpu，實現了管腳少功耗低的同時，提供出色的運算性能和迅速的中斷反應能力。片上集成的存儲容量可以充分發揮出 arm® cortex®-m4 with fpu 出色的指令效率。cpu支持 dsp 指令，可以實現高效信號處理運算和復雜算法。單點精度 fpu（floating pointunit）單元可以避免指令飽和，加快軟件開發。
1.4.2 總線架構（bus）
主系統由 32 位多層 ahb 總線矩陣構成，可實現以下主機總線和從機總線的互連。
主機總線
ÿ cortex-m4f 內核 cpui 總線，cpud 總線，cpus 總線
ÿ 系統 dma_1 總線，系統 dma_2 總線
ÿ usb dma 總線
從機總線
ÿ flash icode 總線
ÿ flash dcode 總線
ÿ flash mcode 總線(除 cpu 以外其他主機訪問 flash 的總線)
ÿ sramh 總線(sramh 32kb)
ÿ srama 總線(sram1 64kb)
ÿ sramb 總線(sram2 64kb，sram3 28kb，ret_sram 4kb)
ÿ apb1 外設總線(emb/timers/spi/usart/i2s)
ÿ apb2 外設總線(timers/spi/usart/i2s)
ÿ apb3 外設總線(adc/pga/trng)
ÿ apb4 外設總線(fcm/wdt/cmp/ots/rtc/wktm/i2c)
ÿ ahb1 外設總線(keyscan/intc/dcu/gpio/sysc)
ÿ ahb2 外設總線(can/sdioc)
ÿ ahb3 外設總線(aes/hash/crc/usb fs)
ÿ ahb4 外設總線(sdioc)
ÿ ahb5 外設總線(qspi)
借助總線矩陣，可以實現主機總線到從機總線高效率的并發訪問。
1.4.3 復位控制（rmu）
芯片配置了 14 種復位方式。
ÿ 上電復位(por)
ÿ nrst 引腳復位(nrst)
ÿ 欠壓復位（bor）
ÿ 可編程電壓檢測 1 復位（pvd1r）
ÿ 可編程電壓檢測 2 復位（pvd2r）
ÿ 看門狗復位（wdtr）
ÿ 專用看門狗復位（swdtr）
ÿ 掉電喚醒復位(pdrst)
ÿ 軟件復位(srst)
ÿ mpu 錯誤復位(mpur)
ÿ ram 奇偶校驗復位(rampr)
ÿ ramecc 復位(rameccr)
ÿ 時鐘異常復位(ckfer)
ÿ 外部高速振蕩器異常停振復位(xtaler)
1.4.4 時鐘控制（cmu）
時鐘控制單元提供了一系列頻率的時鐘功能，包括：一個外部高速振蕩器，一個外部低速振蕩器，兩個 pll 時鐘，一個內部高速振蕩器，一個內部中速振蕩器，一個內部低速振蕩器，一個 swdt 專用內部低速振蕩器，時鐘預分頻器，時鐘多路復用和時鐘門控電路。時鐘控制單元還提供時鐘頻率測量功能（fcm）。時鐘頻率測量電路使用測定基準時鐘對測定對象時鐘進行監視測定。在超出設定范圍時發生中斷或者復位。ahb、apb 和 cortex-m4 時鐘都源自系統時鐘，系統時鐘的源可選擇 6 個時鐘源：
1) 外部高速振蕩器（xtal）
2) 外部低速振蕩器（xtal32）
3) mpll 時鐘（mpll）
4) 內部高速振蕩器（hrc）
5) 內部中速振蕩器（mrc）
6) 內部低速振蕩器（lrc）
系統時鐘的運行時鐘頻率可以達到 200mhz。swdt 有獨立的時鐘源：swdt 專用內部低速振蕩器（swdtlrc）。實時時鐘（rtc）使用外部低速振蕩器或者內部低速振蕩器作為時鐘源。usb-fs 的 48mhz 時鐘，i2s 通信時鐘可以選擇系統時鐘，mpll，upll 作為時鐘源。對于每一個時鐘源，在未使用時都可以單獨打開和關閉，以降低功耗。
1.4.5 電源控制（pwc）
電源控制器用來控制芯片的多個電源域在多個運行模式和低功耗模式下的電源供給、切換、檢測。電源控制器由功耗控制邏輯(pwc)、電源電壓檢測單元(pvd)構成。芯片的工作電壓(vcc)為 1.8v 到 3.6v。電壓調節器(ldo)為 vdd 域和 vddr 域供電，vddr 電壓調壓器(rldo)在掉電模式時為 vddr 域供電。芯片通過功耗控制邏輯(pwc)提供了超高速、高速、超低速三種運行模式，睡眠、停止和掉電等三種低功耗模式。電源電壓檢測單元(pvd)提供了上電復位(por)、掉電復位(pdr)、欠壓復位(bor)、可編程電壓檢測 1(pvd1)、可編程電壓檢測 2(pvd2)等功能，其中 por、pdr、bor 通過檢測 vcc 電壓，控制芯片復位動作。pvd1 通過檢測 vcc 電壓，根據寄存器設定使芯片產生復位或者中斷。pvd2 通過檢測 vcc 電壓或者外部輸入檢測電壓，根據寄存器選擇產生復位或者中斷。vddr 區域在芯片進入掉電模式后可以通過 rldo 維持電源，保證實時時鐘模塊(rtc)、
喚醒定時器(wktm)能夠繼續動作，保持 4kb 的低功耗 sram(ret-sram)的數據。模擬模塊配備了專用供電引腳，提高了模擬性能。
1.4.6 初始化配置（icg）
芯片復位解除后，硬件電路會讀取 flash 地址 0x00000400h~0x0000041fh（其0x00000408~0x0000041f 為預留功能地址，該 24byte 地址需要用戶設定全 1 以確保證芯片動作正常）把數據加載到初始化配置寄存器，用戶需要編程或擦除 flash 扇區 0 來修改初始化配置寄存器。